IBM dévoile une architecture de puce sub-nanométrique capable d'atteindre 100 milliards de transistors

IBM a révélé les détails de sa nouvelle architecture de puce « NanoStack », qui constitue selon le groupe la première technologie de gravure sub-nanométrique jamais obtenue. L'entreprise affirme que ce procédé permet d'intégrer jusqu'à 100 milliards de transistors sur une surface comparable à celle d'un ongle, soit près du double de la densité atteinte avec sa précédente génération de puces à 2 nanomètres, dévoilée en 2021.

Une architecture en trois dimensions pour dépasser les limites physiques

Plutôt que de continuer à réduire les dimensions des transistors sur un plan horizontal, l'innovation d'IBM repose sur un empilement vertical de ces composants. La cellule de base de l'architecture NanoStack est constituée de deux transistors superposés et liés entre eux. Chaque transistor comprend trois nanofeuillets individuels de 5 nanomètres d'épaisseur – équivalant à environ 15 rangées d'atomes de silicium – espacés de 9 nanomètres.

Cette approche, qualifiée par des experts de « gratte-ciel » comparé aux technologies concurrentes, vise à contourner les contraintes de la loi de Moore, qui prédit un doublement du nombre de transistors tous les deux ans mais dont la poursuite est jugée de plus en plus difficile par l'industrie.

Des performances boostées pour l'intelligence artificielle

Selon les projections publiées par IBM, la nouvelle architecture pourrait offrir une amélioration de 50 % des performances de calcul par rapport à ses puces à 2 nanomètres, ou une réduction de 70 % de la consommation énergétique à performance équivalente. Ces deux attributs sont particulièrement recherchés dans le cadre du déploiement des centres de données dédiés à l'intelligence artificielle, où l'alimentation électrique constitue un goulot d'étranglement croissant.

Huiming Bu, vice-président d'IBM chargé de la recherche et du développement sur les puces, a souligné lors d'une présentation à la presse que « tout le monde demande plus de performance, mais personne ne veut payer pour l'énergie ». Jay Gambetta, directeur d'IBM Research, a qualifié l'architecture NanoStack de « moment marquant pour l'avenir des puces » et a estimé qu'elle annonce « un avenir où l'informatique devient considérablement plus puissante sans augmentation correspondante de l'énergie ».

Une interprétation nuancée du « sub-nanomètre »

Le terme « sub-1 nanomètre » nécessite toutefois une mise en contexte. Il ne désigne pas la taille réelle des transistors – dont les dimensions physiques (5 nm) restent bien supérieures à 0,7 nm – mais fait référence à un nœud technologique théorique. IBM a nommé cette génération le « nœud 7 angstroms », un angstrom équivalant à 0,1 nanomètre. Ce mode de désignation, qui ne correspond plus aux dimensions réelles des composants depuis plusieurs décennies, indique le gain de densité et de performance attendu si l'on parvenait à fabriquer des transistors de cette taille.

Alan Woodward, informaticien à l'université du Surrey, a comparé les différentes approches des fabricants : « L'architecture NanoStack d'IBM, c'est comme proposer un gratte-ciel de 100 étages, alors que les plus proches concurrents comme Samsung et Intel en sont plutôt à 30 à 50 étages avec leurs propres travaux en 3D. » Il a estimé que les propositions d'IBM sont « les plus ambitieuses ».

Des défis techniques et un horizon industriel lointain

Plusieurs obstacles techniques persistent. La conception de puces en trois dimensions pose des problèmes de dissipation thermique, les transistors chauffant davantage lorsqu'ils sont superposés. Par ailleurs, lorsque les couches intercalaires sont trop fines, les transistors peuvent avoir du mal à s'éteindre correctement, ce qui empêche le bon fonctionnement de la puce.

IBM a présenté son architecture lors du Symposium IEEE sur la technologie et les circuits VLSI en 2025 et a publié un rapport technique détaillant ses résultats. Cependant, l'entreprise prévient qu'il faudra encore plusieurs années avant que cette technologie ne soit prête pour une production industrielle à grande échelle. Les investissements nécessaires dans les équipements de fabrication et les procédés restent considérables, et la concurrence d'acteurs comme Samsung et Intel, qui développent également leurs propres empilements 3D, pourrait ralentir l'adoption de la solution d'IBM.

Un enjeu stratégique pour l'industrie

La capacité à maintenir la miniaturisation des puces revêt une importance économique et stratégique majeure. Les semi-conducteurs sont au cœur de tous les appareils numériques – smartphones, ordinateurs, consoles de jeu – et leur performance conditionne l'essor de l'intelligence artificielle, des datacenters et du cloud computing. L'annonce d'IBM intervient dans un contexte où certains experts craignaient que les progrès en miniaturisation ne soient bloqués, et où la demande de puissance de calcul explose avec l'adoption massive de l'IA générative.